Frage im Vorstellungsgespräch bei Capgemini

Verilog code to implement a half adder